闩锁试验 (Latch-up)

一、简介

闩锁效应（Latch-up） 是 CMOS/BiCMOS 芯片内部寄生 PNPN（可控硅 / SCR）结构被意外触发，在电源（VDD）与地（GND）间形成低阻抗大电流通路，触发后即使移除干扰仍持续导通，直至芯片烧毁，必须断电才能恢复。上海北测芯源提供JEDEC JESD78/AEC-Q100-004标准闩锁试验与失效分析服务。

二、失效原理

芯片制造天然形成寄生 PNP+NPN 三极管结构，构成正反馈环路：

• 外部过压 / 过流 / ESD 触发任一管导通
• 正反馈放大，两管互相饱和
• VDD-GND 形成持续大电流（数百 mA~1A）
• 金属线熔断、硅片熔融、芯片烧毁

三、触发场景

• I/O 引脚：静电、浪涌、信号过冲 / 下冲
• 电源引脚：上电浪涌、过压、时序错误
• 高温工况：Tj 升高，寄生结构阈值降低，易触发

四、测试标准

• JEDEC JESD78F.02：全球通用
• AEC-Q100-004：车载 IC 强制
• IEC 60749-29 / GB/T 4937.29-2025：国标 / 国际标准IEC Webstore

五、测试项目

1. 电源过压测试（V-Test）

• 电源引脚施加1.5 倍额定电压或逐级升压
• 监测 IDD，触发后电流飙升、断电才恢复为失效

2. I/O 电流注入测试（I-Test）

• 输入 / 输出 / I/O 引脚注入 **±50~±100mA** 脉冲
• 检测是否触发闩锁、功能异常或参数漂移

六、失效判据（JESD78）

• 触发后 IDD**> 触发前 1.4 倍或 > 10mA**
• 移除触发后电流不恢复、功能错乱或烧毁

七、适用产品

• CMOS/BCD/BiCMOS 集成电路
• 车载芯片、电源 IC、微控制器（MCU）
• 功率器件、SoC、传感器芯片IEC Webstore

八、应用场景

• 芯片可靠性认证、车载 AEC-Q100 认证
• 失效分析（EOS / 闩锁区分）
• 设计验证、防护优化、量产筛查

九、服务优势

• 按JESD78/AEC-Q100执行，高低温环境可选
• 精准定位失效点（FIB/SEM），还原触发路径
• 快速出报告，提供设计整改建议